Hallo,
ich glaub du hast mich falsch verstanden, ich möcht keine
stromquelle sondern eine stromsenke bauen, also wo der strom
verheizt wird, als belastung für eine quelle.
Alles klar, habe ich tatsächlich als „Stromquelle“ gelesen.
ich wüsste auch nicht wie das als schaltregler funktionieren soll
Ist schon ok, da macht einfach Verheizen Sinn.
der nachteil von den „dicken“ FETs ist halt die hohe
Gateladung, wenn ich jetzt den Laststrom schnell auf einen
anderen Wert bringen will, muss ich kräftig strom in meinen
FET treiben, mehr als ein OpAmp (als Regler) zur Verfügung
stellen könnte.
Das kommt doch auch auf den OPV an. Wenn du einen Leistungs-OPV
als Treiber nimmst, kannst du auch locker paar A ins Gate jagen.
Der OPV sollte dann natürlich eine recht hohe Slewrate haben.
Wenn ich nen FET (z.B. IRF1405 mit Id=169A)
mit 200nC in 1000ns abschlten will, brauch ich halt schonmal
schlappe 200mA Strom ins Gate.
Dass es schnell gehen soll, hattest du ja bisher nirgens geschrieben, oder?
In 1us abschalten geht sicher zu machen, wenn der FET selbst so
schnell ist.
In 1us einen anderen Strom einregeln, das scheint mir sehr anspruchsvoll.
Über solche Anforderungen hast du auch bisher nix bemerkt.
Ich bin von einer gemächlichen analogen Regelung ausgegangen.
Und ich meine, dass ein MOSFET mit z.B. 50A (IRFZ44N, hat nur 50nC)
doch in die Kategorie Leistungs-MOSFET gehört…
Es bleibt doch dir überlassen, den geeigneten Typ raus zu suchen.
In dem Fall eben auch auf niedrige Gatekapzität optimiert.
Da mußt du dann natürlich auf große Reserve bei der Strombelastbarkeit
eher verzichten, weil die natürlich wieder Gatekap. zur Folge hat.
Und warum soll ich denn die Verlustleistung nicht aufteilen?
Dann mach das doch?
Du hast doch gefragt, ob das sinnvoll machbar ist und nicht nur von mir
kam der Hinweis, dass man auch einfach einen größeren FET nehmen kann,
anstatt mehrerer kleiner FET und sich somit Probleme bei der
externen Stromaufteilung und gleichmäßigen Ansteuerung spart, weil
eben separate BE meist nicht so gleichmäßige Kennlinien haben.
In Summe wird aber die Gatekapazität der kleinen FET ähnlich groß werden,
wie die eines äquivalenten großen. Wo ist da also der Vorteil?
Bei den großen FET ist es ja sowieso auch so, dass auf dem Chip
viele kleinere FET parallel geschaltet sind (hier aber wegen des
einheitlichen Herstellprozesses mit sehr gleichmäßigen Kennlinien).
Mir gings eigentlich nur darum, ob die Sache mit den
Source-Widerständen eine Zukunft hat oder ob ich damit nur
FETs töte und eine Einzelregelung besser wäre.
Ich denke, mit der richtigen Herangehensweise kann man beides
gut zum Ziel führen. Das Splitten macht man aber der Einfachheit
halber erst dann, wenn die Möglichkeiten mit Einzel-BE kritisch werden
bzw. erschöpft sind oder sich anderweitig deutliche Vorteile ergeben.
Gruß Uwi
